浅谈XILINX FPGA CLB单元 之 分布式RAM (Distributed RAM Available in SLICEM Only、RAM128X1D、Verilog原语描述) | 您所在的位置:网站首页 › fpga lutram › 浅谈XILINX FPGA CLB单元 之 分布式RAM (Distributed RAM Available in SLICEM Only、RAM128X1D、Verilog原语描述) |
一个SLICEM可以扩展的分布式RAM的所有形式 • Single-Port 32 x 1-bit RAM • Dual-Port 32 x 1-bit RAM • Quad-Port 32 x 2-bit RAM • Simple Dual-Port 32 x 6-bit RAM • Single-Port 64 x 1-bit RAM • Dual-Port 64 x 1-bit RAM • Quad-Port 64 x 1-bit RAM • Simple Dual-Port 64 x 3-bit RAM • Single-Port 128 x 1-bit RAM • Dual-Port 128 x 1-bit RAM • Single-Port 256 x 1-bit RAM 使用分布式RAM需要注意的地方 1)分布式RAM模块是同步(写)资源。 可以使用触发器在同一片中实现同步读取。 2)通过使用该触发器,可以通过减少触发器的时钟输出值的延迟来提高分布式RAM的性能。 3)但是,添加了额外的时钟延迟。 分布式元素共享相同的时钟输入。 4)对于写操作,必须将由SLICEM的CE或WE引脚驱动的写使能(WE)输入设置为高。 分布式RAM配置包括: •单口RAM •双端口 •简单的双端口 •四端口 |
CopyRight 2018-2019 实验室设备网 版权所有 |